# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-012361

(43)Date of publication of application: 17.01.1990

(51)Int.CI.

G06F 15/16 G06F 13/36 G06F 15/16

(21)Application number: 63-162308

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

29.06.1988

(72)Inventor:


ARAI SUSUMU

# (54) PARALLEL COMPUTER SYSTEM USING HIERARCHICAL BUS

(57)Abstract:

PURPOSE: To realize a large-scale and close-connection computer system where the bus conflict is minimized by using the adaptors to perform the mutual transfer of requests between the local buses shared by plural processors and a global bus of a higher hierarchy.

CONSTITUTION: Each of clusters 0–15 consists of plural processors CPUs sharing a local bus, a memory 3, and an adaptor 2 which performs the mutual transfer of requests between the bus 1 and a global bus 4. The bus 4 has a hierarchical structure to secure the mutual connection among plural clusters. Then the adaptor 2 functions to secure the mutual transfer of a requests between the bus 1 shared by plural CPUs and the bus 4. Thus it is possible to obtain a large- scale and close-connection computer system with minimization of the bus conflict.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

# 19日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平2-12361

(a) Int. Cl. 5 G 06 F 15/16 識別記号 360 7 **庁内整理番号** 

❸公開 平成2年(1990)1月17日

06 F 15/16 13/36 15/16 3 6 0 Z 3 1 0 C 4 0 0 S 6745-5B 8840-5B 6745-5B

審査請求 未請求 請求項の数 1 (全6頁)

会発明の名称

階層化パスによる並列計算機システム

②特 願 昭63-162308

②出 願 昭63(1988)6月29日

⑰発 明 者 新 井

進

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

切出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

⑩代 理 人 弁理士 岡田 守弘

### 明年 書

### 1. 発明の名称

階層化パスによる並列計算機システム

### 2. 特許請求の範囲

バスによって結合される並列計算機システムに おいて、

ローカルバス(I)を共有する複数のプロセッサか らなるクラスタと、

このクラスタを構成するアダプタ(2)を介してグローバルバス(4)に階層化した態様で結合し、

アダプタ(2)がローカルバス(1)に送出された要求が自クラスタ以外への要求であると検出した時にグローバルバス(4)に要求を転送し、一方、グローバルバス(4)に送出された要求が自クラスタ内への要求であると検出した時に自ローカルバス(1)に要求を転送して処理を行い得るように構成したことを特徴とする階層化バスによる並列計算機システ

# 3. 発明の詳細な説明

# (概要)

パスによって結合される並列計算機システムに 関し、

ローカルバスを共有する複数のプロセッサからなるクラスタを、グローバスバスによって相互に結合し、各クラスタにアダプタを設けてローカルバスとグローバルバスとの間で要求を相互に転送し、バス競合を回避した大規模な密結合並列計算機システムを構築することを目的とし、

ローカルバスを共有する複数のプロセッサからなるクラスタと、このクラスタを構成するアダプタを介してグローバルバスに階層化した腹様で結合し、アダプタがローカルバスに送出された要求が自クラスタ以外への要求を転送し、一方、グローバルバスに要求を転送し、一方、グローバルバスに要求が自クラスタ内への要求が高と検出した時に自ローカルバスに要求を転送して処理を行い得るように構成する。

۸.

## (産業上の利用分野)

12

本発明は、階層化バスによって複数のプロセッ サが結合される並列計算機システムに関するもの である。

### (従来の技術と発明が解決しようとする課題)

従来、共通バスによって結合した密結合型並列計算機システムはシステム全体で1つのアドレス空間を共有するため、メモリアクセスの際にそのメモリが自己のプロセッサのものであるか、他のプロセッサのものであるかを区別する必要がないなどのメリットがある。しかし、多数のプロセッサによって1つのバスを共有するためにバスの競合が発生し、台数を増やしてもそれ程に台数効果が得られないという問題がある。

また、ネットワークによって箱合した疎結合並 列計算機システムは、多数のプロセッサを結合す ることが可能であるが、他のプロセッサのメモリ をアクセスするときに複雑な操作を娶したり、大

### (作用)

従って、複数のプロセッサが共有するローカル バスと、上位の階層のグローバルバスもとの間の 要求の転送をアダプタ2が相互に行うことにより、 きなオーバヘッドが発生してしまうという問題が ある。

本発明は、ローカルバスを共有する複数のプロセッサからなるクラスタを、グローバスバスによって相互に結合し、各クラスタにアダプタを設けてローカルバスとグローバルバスとの間で要求を相互に転送し、バス競合を回避した大規模な密結合並列計算機システムを構築することを目的としている。

#### (課題を解決する手段)

第1図を参照して課題を解決する手段を説明する。

第1図において、クラスタ(0) ないしクラスタ 四は、ローカルバス1を共有する複数のプロセッ サ (CPU)、メモリ、およびローカルバス1と グローバルバス4との間の要求を相互に転送する アダプタ2などから構成されている。

グローバルバス4は、複数のクラスタを相互に 接続する階層化したバスである。

バス競合を可及的に回避して大規模な密結合計算 機システムを構築することが可能となる。.

# (実施例)

次に、第1図から第4図を用いて本発明の1実 施例の構成および動作を順次詳細に説明する。

バス1との間でバス競合が発生しない。 また、アロセッサがローカルバス1に送出したアクセス要求のアドレスが自クラスタ以外のアドレスであれば、各クラスク内に設けたアダプタ2がこの旨を認識して当該アクセス要求をグローバルバス4に乗せ(転送し)、他のクラスタ内に設けた該当アダプタ2がこのアクセス要求を自ローカルバス1に乗せ、例えばメモリ3がこのアクセス要求を取り込み、該当処理を行うようにしている。

以上のように、バスをローカルバス1およびグローバルバス4に階層化し、ローカルバス1内で閉じた状態で処理を行い得るように構成したことにより、大規模な並列計算機システムにおけるバス競合を可及的に回避することが可能となる。

第2図は、アグブタ構成例を示す。これは、第1図アグプタ2の構成例である。図中制御回路(I)は、ローカルバス1に送出された要求のアドレスが、自クラスタ以外と検出した時に、ローカルバス1を構成する制御バス、アドレスバス、およびデータバスから図示ラッチによって夫々保持して

おいたものを、グローバルバス4に夫々転送するように制御するものである。一方、図中制御回路(2)は、逆にグローバルバス4に送出された要求のアドレスが、自クラスタ内と検出した時に、図示ラッチによって夫々保持しておいたものを、ローカルバス1に夫々転送するように制御するものである。

第3図は、ローカルバス 1 上のデータ/コマンドをグローバルバス 4 に乗せる部分の他のアダプタ構成例を示す。ここで、グローバルバス 4 からローカルバス 1 に乗せる部分は第3図と同じであるので省略してある。

第3図において、クラスタアドレスレジスタ(Cluster Addiess Register) 5 は、アダプタ 2 の属するクラスタが有するメモリ 3 のアドレス範囲と、クラスタが有するプロセッサ (CPU) のCPU 番号などを記憶するものである。

コンパレータ.(Comparator) 6 は、ローカルバス Lを構成するアドレスバスに送出されたアドレス が、クラスタアドレスレジスタ 5 に記憶されてい

るアドレス範囲に含まれるか否かなどを検出する ものである。即ち、アダプタ2が属するクラスタ 内のアドレスが送出されたか否かなどを検出する ものである。

パスアービタ(Bus Arbitor) 7は、グローパルパス 4 を構成する制御パスの状態を参照して、グローパルパス 4 の空きを見つけるなどするものである。

次に、動作を説明する。

第3図において、コンパレータ6がローカルバス1を構成するアドレスバスに送出されたアドレスが、クラスタアドレスレジスタ5に記憶されているアドレス範囲以外であると検出した時、バスアーピタ7がグローバルバス4の空きを見つけ、アドレスレジスタ8およびコマンド/データレジスタ9に保持しておいたアドレス、コマンド/データをグローバルバス4を構成するアドレスバス、制御バス、データ/コマンドバスに転送する。グローバルバス4からローカルバス1への転送も、同様に、グローバルバス4に送出されたアドレス

が、クラスタアドレスレジスタもに記憶されているアドレス範囲内の時に、行うようにしている。

第4図は、バスコマンド例を示す。ここで、最上段の"書き込みコマンド"をCPUが発行すると、コマンドバスに"書き込みコマンド"、アドレスバスに"書き込むアドレス"、データバスに"書き込むアドレス"、データコマンド"書き込みデータ"がそれぞれ送出される。また、"読み出しコマンド"および"データコマンド"についても図示のように送出される。以下このコマンドを用いた具体例を説明する。

- (I) 主記憶(第1図メモリ3)への書き込み例 書き込みを行うCPUが、ローカルバスI に"書き込みコマンド"を乗せる。
- ② このコマンドが自クラスタ以外への書き込みであると、第3図アグプク2を構成するコンパレータ6によって検出された場合、パスアービ

# 特開平2-12361(4)

タ 7 がグローバルバス 4 の空きを見つけてこのコマンドをグローバルバス 4 に転送し、更に該当アグプタ 2 のコンパレータ 6 が自クラスタ内のアドレスであると検出して自クラスタ内のローカルバス 1 にこのコマンドを乗せ、該当主記値がこれを取り込んで指定されたアドレスに指定されたデータを審き込む。

## (2) 主記憶からの読み出し例

競み出しを行うCPUが、ローカルバス 1 に、読み出しコマンド、を乗せる。

① このコマンドが自クラスタ内のアドレスを持つ主記憶からの読み出しであれば、このコマンドは主記憶に取り込まれる。これに対応して、主記憶は、『データコマンド』を発行して、読み出したデータを要求元CPUに転送する。

② このコマンドが自クラスタ以外からの 競み込みである場合、(1)の②と同様に、グローバ ルバス 4、ローカルバス 1 を介して該当主記憶に 取り込まれる。これに対応して、主記憶は、『デ ータコマンド』を発行して、逆の経路を辿って続 み出したデータを要求元CPUに転送する。


# (発明の効果)

以上説明したように、本発明によれば、複数のプロセッサが共有するローカルバスと、上位の階層のグローバルバス 4 との間の要求の転送をアダプタ 2 が相互に行う構成を採用しているため、バス競合を可及的に回避した大規模な密結合計算機システムを構築することができる。

# 4. 図面の簡単な説明

第1回は本発明の1実施例構成図、第2図、第 3回はアダプタ構成例、第4回はバスコマンド例 を示す。

図中、1はローカルパス、2はアグプタ、3は メモリ(主記憶)、4はグローバルパス、5はク ラスタアドレスレジスタ、6はコンパレータ、7 はパスアービタ、8はアドレスレジスタ、9はコ マンドンデータレジスタを衰す。





-374 -

莃

1

図





-375-

	Command Bus		Oata Bus
書き込みコマンド	書き込みコマンド	書き込むアトレス	書き込むデータ
読み出しコマンド	読み出しコマンド	読み出すアドレス	CPU番号
データコマンド	データコマンド	CPU番号	読み出したデータ

バスコマンド 伊川

第 4 図